Home

Publications - Antonín Heřmánek


Books and chapters (1)
1. * Antonín Heřmánek: Next generation equalisation algorithms. LAP LAMBERT Academic Publishing GmbH & Co, Saarbrücken 2010.   Download

Journal articles (3)
1. * J. N. Coleman, C. I. Softley, Jiří Kadlec, R. Matoušek, Milan Tichý, Zdeněk Pohl, Antonín Heřmánek, N. F. Benschop: The European Logarithmic Microprocessor. IEEE Transactions on Computers 57:4 (2008), 532-546.   Download
2. * P. Šůcha, Z. Hanzálek, Antonín Heřmánek, Jan Schier: Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design—Implementation of Finite Interval Constant Modulus Algorithm. Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology 46:1 (2007), 35-53.   Download
3. * Jiří Kadlec, Rudolf Matoušek, Antonín Heřmánek, Miroslav Líčko, Milan Tichý: Lattice for FPGAs using logarithmic arithmetic. Electronic Engineering 74:906 (2002), 53-56.

Conference papers (32)
1. * Jan Kloub, Tomáš Mazanec, Antonín Heřmánek: Heterogeneous Platform for Stream Based Applications on FPGAs. Proceedings of 21st International Conference on Field Programmable Logic and Applications, 401-404. IEEE, Chania 2011.   Download
2. * Tomáš Mazanec, Antonín Heřmánek, Jan Kamenický: Blind image deconvolution algorithm on NVIDIA CUDA platform. Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, 125-126. Institute of Electrical and Electronics Engineers, Vienna 2010.   Download
3. * Antonín Heřmánek, Michal Kuneš, Milan Tichý: Reducing Power Consumption of an Embedded DSP Platform through the Clock-Gating Technique. Proceedings of the International Conference on Field Programmable Logic and Applications, 336-339. IEEE, Piscataway 2010.   Download
4. * Bohumil Kovář, Jan Kloub, Jan Schier, Antonín Heřmánek: Rapid Prototyping Platform For Reconfigurable Image Processing. Technical computing Prague 2008. 16th annual conference proceedings, 62-62. Humusoft, Praha 2008.   Download
5. * Jan Kloub, Antonín Heřmánek: Akcelerátor pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu. Technical computing Prague 2007. 15th annual conference proceedings, 74-74. Humusoft, Prague 2007.
6. * Antonín Heřmánek, Michal Kuneš, M. Kvasnička: Comuputation of Long Time Cross Ambiguity function using reconfigurable HW. Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology, 1-5. IEEE, Vancouver 2006.
7. * Antonín Heřmánek, Michal Kuneš, M. Kvasnička: Using Reconfigurable HW for High Dimensional CAF Computation. Proceeding 2006 International Conference on Field Programmable Logic and Applications, 641-644. Institute of Electrical and Electronic Engineering, Danvers 2006.
8. * P. Šůcha, Z. Hanzálek, Antonín Heřmánek, Jan Schier: Efficient FPGA Implementation of Equalizer for Finite Interval Constant Modulus Algorithm. IEEE Symposium on Industrial Embedded Systems - IES 2006, Proceedings of, 1-10. CNRS-ENS, Lyon 2006.
9. * Antonín Heřmánek, M. Kvasnička: Pasivní koherentní radiolokátor FPGA implementace signálového akcelerátoru. Sborník 3. mezinárodní konference Aktivní a Pasivní radiotechnické systémy, 1-9. UNOB, Brno 2005.
10. * Tomáš Mazanec, Antonín Heřmánek, Rudolf Matoušek: Model of the transmission system of the reconnaissance system Orpheus. Technical Computing Prague 2005 : 13th Annual Conference Proceedings, 1-4. VŠCHT, Praha 2005.
11. * Antonín Heřmánek, M. Kvasnička, M. Pelant, R. Plšek: Passive coherent location FPGA implementation of the cross ambiguity function. Proceedings of SPIE: Signal Processing Symposium 2005, 1-7. SPIE, Warszawa 2005.
12. * Antonín Heřmánek, Jan Schier: FPGA implementation of Finite Interval CMA. Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005, 97-100. IEEE, Antverpy 2005.
13. * Martin Daněk, Antonín Heřmánek, Petr Honzík, Jiří Kadlec, Rudolf Matoušek, Zdeněk Pohl: GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs. ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, 15-18. HiPEAC Network of Excellence, Ghent 2005.
14. * Antonín Heřmánek, Jan Schier, P. Šůcha, Z. Hanzálek: Optimization of finite interval CMA implementation for FPGA. Proceedings of the IEEE Workshop on Signal Processing Systems. SiPS 2005, 1-6. IEEE, Athens 2005.
15. * Jan Schier, Antonín Heřmánek: FPGA implementation of recursive QR update using LNS arithmetic. Proceedings of the 4th IEEE Benelux Signal Processing Symposium, 1-4. Technical University, Delft 2004.
16. * Antonín Heřmánek, Jan Schier, P. Regalia: Architecture design for FPGA implementation of finite interval CMA. Proceedings of the 12th European Signal Processing Conference, 1-4. University of Technology, Vienna 2004.
17. * Jan Schier, Antonín Heřmánek: Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA. Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings, 1149-1151. Springer, Berlin 2004.
18. * Antonín Heřmánek, Zdeněk Pohl, Jiří Kadlec: FPGA implementation of the adaptive lattice filter. Lecture Notes in Computer Science. 2778. Field-Programmable Logic and Applications. Proceedings of the 13th International Conference, 1095-1098. Springer, Berlin 2003.
19. * Antonín Heřmánek, P. Regalia: Comparison of two recursive constant modulus algorithms. Proceedings of the 4th Electronic Circuits and Systems Conference, 159-162. Slovak University of Technology, Bratislava 2003.
20. * Zdeněk Pohl, Jan Schier, Miroslav Líčko, Antonín Heřmánek, Milan Tichý: Logarithmic arithmetic for real data types and support for Matlab/Simulink based rapid-FPGA-prototyping. Proceedings of the International Parallel and Distributed Processing Symposium. IPDPS 2003, 1-6. IEEE Computer Society Press, Los Alamitos 2003.
21. * Jiří Kadlec, Milan Tichý, Antonín Heřmánek, Z. Pohl, M. Líčko: Matlab Toolbox for high-level bit-exact emulation of HandelC VHDL FPGA designs. Design, Automation and Test in Europe DATE˙02, 264. IEEE, Los Alamitos 2002.
22. * R. Matoušek, Z. Pohl, Jiří Kadlec, Milan Tichý, Antonín Heřmánek: Logarithmic arithmetic core based RLS LATTICE implementation. Design, Automation and Test in Europe DATE 02, 271. IEEE, Los Alamitos 2002.
23. * Miroslav Líčko, Milan Tichý, Antonín Heřmánek, Rudolf Matoušek, Zdeněk Pohl: Prototyping of DSP algorithms on FPGA. POSTER 2002, 2. FEL ČVUT, Praha 2002.
24. * Rudolf Matoušek, Miroslav Líčko, Antonín Heřmánek, C. Softley: Floating-Point-Like Arithmetic for FPGA. POSTER 2002, 2. FEL ČVUT, Praha 2002.
25. * Antonín Heřmánek, P. Regalia: Recursive Finite Interval Constant Modulus Algorithm for blind equalization. MATLAB 2002. Sborník příspěvků 10. ročníku konference, 133-141. VŠCHT, Praha 2002.
26. * F. Albu, Jiří Kadlec, Antonín Heřmánek, A. Fagan, N. Coleman: Analysis of the LNS implementation of the fast affline projection algorithms. Proceedings of the Irish Signals and Systems Conference 2002. ISSC 2002, 251-255. Institute of Technology, Cork 2002.
27. * F. Albu, Jiří Kadlec, Ch. Softley, Rudolf Matoušek, Antonín Heřmánek, J. N. Coleman, A. Fagan: Implementation of (Normalised) RLS Lattice on Virtex. Lecture Notes in Computer Science. 2147. Field-Programmable Logic and Applications. Proceedings, 91-100. Springer, Berlin 2001.
28. * Jiří Kadlec, Rudolf Matoušek, Antonín Heřmánek, Miroslav Líčko, Ch. Softley: Logarithmic ALU 32-bit for Handel C 2.1 and Celoxica DK1. Celoxica User Conference. Proceedings. Celoxica, Abington 2001.   Download
29. * Antonín Heřmánek, Jiří Kadlec, Rudolf Matoušek, Miroslav Líčko, Zdeněk Pohl: Pipelined logarithmic 32bit ALU for Celoxica DK1. Sborník příspěvků 9.ročníku konference MATLAB 2001, 72-80. VŠCHT, Praha 2001.
30. * Miroslav Líčko, Zdeněk Pohl, Rudolf Matoušek, Antonín Heřmánek: Tuning and implementation of DSP algorithms on FPGA. Sborník příspěvků 9.ročníku konference MATLAB 2001, 226-230. VŠCHT, Praha 2001.
31. * Antonín Heřmánek, Rudolf Matoušek, Miroslav Líčko, Jiří Kadlec: FPGA implementation of logarithmic unit. Sborník příspěvků 8. ročníku konference MATLAB 2000, 84-90. VŠCHT, Praha 2000.
32. * Miroslav Líčko, Rudolf Matoušek, Antonín Heřmánek: Alpha accelerator for RTW - Windows Target. Sborník příspěvků 8. ročníku konference MATLAB 2000, 197-201. VŠCHT, Praha 2000.

Other publications (18)
1. * Tomáš Mazanec, Antonín Heřmánek: ADSL - ekvalizační techniky. Research Report 2184. ÚTIA, Praha 2007.
2. * Tomáš Mazanec, Antonín Heřmánek: Simulace ekvalizérů TEQ pro ADSL toolbox: výsledky experimentů. Research Report 2194. ÚTIA AV ČR, Praha 2007.
3. * M. Kvasnička, Antonín Heřmánek, Michal Kuneš: Implementace akcelerátoru pro výpočet pro výpočet věrohodnostní funkce. ÚTIA AV ČR, Praha 2007.
4. * Tomáš Mazanec, Antonín Heřmánek: Simulace ADSL downstream přenosu Webová aplikace. ÚTIA AV ČR, Praha 2007.
5. * Antonín Heřmánek, J. Dušek, Jan Kloub: Demonstrátor Reed-Solomonova kodéru a dekodéru s ethernetovým rozhraním implentovaný v FPGA. ÚTIA AV ČR, Praha 2007.
6. * Tomáš Mazanec, Antonín Heřmánek: Simulátor fyzické vrstvy ADSL modemu. ÚTIA AV ČR, Praha 2007.
7. * Antonín Heřmánek, J. Dušek: Reed Solomonův kodér a dekodér pro FPGA. ÚTIA AV ČR, Praha 2007.
8. * P. Šůcha, Antonín Heřmánek, Jan Schier, Z. Hanzálek: Optimization of Finite Interval CMA Implementation for FPGA. Research Report 2127. ÚTIA AV ČR, Praha 2005.
9. * Zdeněk Pohl, Antonín Heřmánek: ADPCM Demo. Research Report 2108. ÚTIA AV ČR, Praha 2004.
10. * Zdeněk Pohl, Antonín Heřmánek: ADPCM IP Cores. Research Report 2109. ÚTIA AV ČR, Praha 2004.
11. * Miroslav Líčko, Jan Schier, Zdeněk Pohl, Jiří Kadlec, Milan Tichý, Rudolf Matoušek, Antonín Heřmánek: Logarithmic Arithmetic for Real Data Types and Support for MATLAB/SIMULINK Based Rapid-FPGA-Prototyping. Research Report 2069. ÚTIA AV ČR, Praha 2002.
12. * Rudolf Matoušek, Miroslav Líčko, Antonín Heřmánek, Ch. Softley: Floating-Point-Like Arithmetic for FPGA. Research Report 2039. ÚTIA AV ČR, Praha 2001.
13. * F. Albu, Jiří Kadlec, Ch. Softley, Rudolf Matoušek, Antonín Heřmánek: Implementation of Normalized RLS Lattice on Virtex. Research Report 2040. ÚTIA AV ČR, Praha 2001.
14. * F. Albu, Jiří Kadlec, Rudolf Matoušek, Antonín Heřmánek, J. N. Coleman: A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic. Research Report 2035. ÚTIA AV ČR, Praha 2001.
15. * Antonín Heřmánek, Jiří Kadlec, Rudolf Matoušek, Miroslav Líčko, Ch. Softley: Pipelined Logarithmic 32bit ALU for Celoxica DK1. Research Report 2034. ÚTIA AV ČR, Praha 2001.
16. * Jiří Kadlec, F. Albu, Ch. Softley, Rudolf Matoušek, Antonín Heřmánek: RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic. Research Report 2036. ÚTIA AV ČR, Praha 2001.
17. * Jiří Kadlec, Antonín Heřmánek, Ch. Softley, Rudolf Matoušek, Miroslav Líčko: 32-bit Logarithmic ALU for Handel-C 2.1 and Celoxica DK1. Research Report 2037. ÚTIA AV ČR, Praha 2001.
18. * J. N. Coleman, Jiří Kadlec, Rudolf Matoušek, Zdeněk Pohl, Antonín Heřmánek: The European Logarithmic Microprocessor - a QRD RLS Applications. Research Report 2038. ÚTIA AV ČR, Praha 2001.

Miscellaneous (10)
2. * Antonín Heřmánek, Tomáš Mazanec, Milan Tichý: DVB-T2 Receiver: Physical Layer Simulator. 2009.
3. * Jan Kloub, Tomáš Mazanec, Antonín Heřmánek, Milan Tichý: DVB-T2 Receiver Prototype: Physical Layer. 2009.
4. * Tomáš Mazanec, Antonín Heřmánek: Webová aplikace pro simulaci ADSL přenosu. 2007.
5. * Tomáš Mazanec, Antonín Heřmánek: Matlab ADSL Toolbox ver. 11. 2007.
6. * M. Kvasnička, Antonín Heřmánek, Michal Kuneš: Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace. 2007.
8. * Jan Kloub, Antonín Heřmánek: Akcelerátor pro výpočet odezvy ADSL vedení. 2007.
9. * Jan Kloub, Tomáš Mazanec, Antonín Heřmánek: HW Platform for Software Defined Radio. 2007.
10. * R. Pleger, Jiří Kadlec, T. Grabowiecki, Milada Kadlecová, D. Krekels, Antonín Heřmánek: Ideal-ist Workshop European IT Research Programme (IST) Successful Proposal Writing. 2001.