Home

Publications - Rudolf Matoušek


Journal articles (6)
1. * J. N. Coleman, C. I. Softley, Jiří Kadlec, R. Matoušek, Milan Tichý, Zdeněk Pohl, Antonín Heřmánek, N. F. Benschop: The European Logarithmic Microprocessor. IEEE Transactions on Computers 57:4 (2008), 532-546.   Download
2. * Martin Daněk, Petr Honzík, Jiří Kadlec, Zdeněk Pohl, Rudolf Matoušek: Platforma s částečnou dynamickou rekonfigurací FPGA. Automa 12:5 (2006), 40-43.
3. * Rudolf Matoušek, Martin Daněk, H. Kubátová: Perspektivy dynamické rekonfigurace programovatelných polí FPGA. Sdělovací technika 54:4 (2006), 3-6.
4. * Martin Daněk, Petr Honzík, Jiří Kadlec, Rudolf Matoušek, Zdeněk Pohl: Reconfigurable system on programmable chip platform. ATMEL Applications Journal, 9-12.
5. * Rudolf Matoušek, Martin Daněk, Zdeněk Pohl, Roman Bartosinski, Petr Honzík: Reconfigurable System-on-a-Chip. Syndicated 5:2 (2005), 1-3.
6. * Jiří Kadlec, Rudolf Matoušek, Antonín Heřmánek, Miroslav Líčko, Milan Tichý: Lattice for FPGAs using logarithmic arithmetic. Electronic Engineering 74:906 (2002), 53-56.

Conference papers (28)
1. * L. Žalud, Rudolf Matoušek: ARGOS-ORPHEUS system for remote exploration of hazardous environment. Proseedings of the 7th WSEAS International Conference on Automatic Control Modelling and Simulation, 10-15. WSEAS, Praha 2005.
2. * Tomáš Mazanec, Antonín Heřmánek, Rudolf Matoušek: Model of the transmission system of the reconnaissance system Orpheus. Technical Computing Prague 2005 : 13th Annual Conference Proceedings, 1-4. VŠCHT, Praha 2005.
3. * Roman Bartosinski, Martin Daněk, Petr Honzík, Rudolf Matoušek: Dynamic reconfiguration in FPGA-based SoC designs. Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems, 129-136. University of West Hungary, Sopron 2005.
4. * Roman Bartosinski, Martin Daněk, Petr Honzík, Rudolf Matoušek: Dynamic reconfiguration in FPGA-based SoC designs. ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, 35-38. HiPEAC Network of Excellence, Ghent 2005.
5. * Martin Daněk, Antonín Heřmánek, Petr Honzík, Jiří Kadlec, Rudolf Matoušek, Zdeněk Pohl: GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs. ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, 15-18. HiPEAC Network of Excellence, Ghent 2005.
6. * Leoš Kafka, Rudolf Matoušek: Design Retiming in HDL. Proceedings of Workshop 2005, 258-259. ČVUT, Praha 2005.
7. * Martin Daněk, Petr Honzík, Jiří Kadlec, Rudolf Matoušek, Zdeněk Pohl: Reconfigurable system-on-a-programmable-chip platform. Proceedings of the 7th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 21-28. Institute of Informatics SAS, Bratislava 2004.
8. * Zdeněk Pohl, Rudolf Matoušek, Jiří Kadlec, Milan Tichý, M. Líčko: Lattice adaptive filter implementation for FPGA. FPGA 2003 ACM/SIGDA Eleventh ACM International Symposium on Field-Programmable Gate Arrays, 246. ACM, Monterey 2003.
9. * Rudolf Matoušek: Dynamic reconfiguration of FPGAs: a case study. Počítačové Architektury & Diagnostika PAD 2003, 17-23. VUT, Brno 2003.
10. * Rudolf Matoušek, Martin Daněk, Zdeněk Pohl, Jiří Kadlec: Dynamic runtime partial reconfiguration in FPGA. ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals, 294-298. Technical University, Liberec 2003.
11. * Rudolf Matoušek, Zdeněk Pohl, Martin Daněk, Jiří Kadlec: Dynamic reconfiguration of FPGAs. Recent Trends in Multimedia Information Processing. Proceedings, 288-291. Czech Technical University, Prague 2003.
12. * Rudolf Matoušek, Zdeněk Pohl, Martin Daněk, Jiří Kadlec: Dynamic reconfiguration of Atmel FPGAs. UK ACM SIGDA 3rd Workshop on Electronic Design Automation, 1-4. University of Southampton, Southampton 2003.
13. * Miroslav Líčko, Milan Tichý, Antonín Heřmánek, Rudolf Matoušek, Zdeněk Pohl: Prototyping of DSP algorithms on FPGA. POSTER 2002, 2. FEL ČVUT, Praha 2002.
14. * R. Matoušek, Z. Pohl, Jiří Kadlec, Milan Tichý, Antonín Heřmánek: Logarithmic arithmetic core based RLS LATTICE implementation. Design, Automation and Test in Europe DATE 02, 271. IEEE, Los Alamitos 2002.
15. * Rudolf Matoušek, Miroslav Líčko, Antonín Heřmánek, C. Softley: Floating-Point-Like Arithmetic for FPGA. POSTER 2002, 2. FEL ČVUT, Praha 2002.
16. * Rudolf Matoušek, Milan Tichý, Zdeněk Pohl, Jiří Kadlec, C. Softley: Logarithmic number system and floating-point arithmetics on FPGA. Lecture Notes in Computer Science. 2438. Field-Programmable Logic and Applications: Reconfigurable Computing Is Going Mainstream, 627-636. Springer, Berlin 2002.
17. * Miroslav Líčko, B. Métais, Milan Tichý, Rudolf Matoušek: Extension for Xilinx System Generator - logarithmic arithmetic blockset. MATLAB 2002. Sborník příspěvků 10. ročníku konference, 280-284. VŠCHT, Praha 2002.
18. * Jiří Kadlec, Rudolf Matoušek, Antonín Heřmánek, Miroslav Líčko, Ch. Softley: Logarithmic ALU 32-bit for Handel C 2.1 and Celoxica DK1. Celoxica User Conference. Proceedings. Celoxica, Abington 2001.   Download
19. * F. Albu, Jiří Kadlec, Ch. Softley, Rudolf Matoušek, Antonín Heřmánek, J. N. Coleman, A. Fagan: Implementation of (Normalised) RLS Lattice on Virtex. Lecture Notes in Computer Science. 2147. Field-Programmable Logic and Applications. Proceedings, 91-100. Springer, Berlin 2001.
20. * Jiří Kadlec, Rudolf Matoušek, Miroslav Líčko: FPGA implementation of logarithmic unit core. Embedded Intelligence 2001, 547-554. Design & Elektronik, Nürnberg 2001.
21. * Antonín Heřmánek, Jiří Kadlec, Rudolf Matoušek, Miroslav Líčko, Zdeněk Pohl: Pipelined logarithmic 32bit ALU for Celoxica DK1. Sborník příspěvků 9.ročníku konference MATLAB 2001, 72-80. VŠCHT, Praha 2001.
22. * Miroslav Líčko, Rudolf Matoušek, Zdeněk Pohl: Utilization of Matlab for the logarithmic processor development. Sborník příspěvků 9.ročníku konference MATLAB 2001, 222-225. VŠCHT, Praha 2001.
23. * Miroslav Líčko, Zdeněk Pohl, Rudolf Matoušek, Antonín Heřmánek: Tuning and implementation of DSP algorithms on FPGA. Sborník příspěvků 9.ročníku konference MATLAB 2001, 226-230. VŠCHT, Praha 2001.
24. * Rudolf Matoušek: Traffic Toolbox. Sborník příspěvků 8. ročníku konference MATLAB 2000, 232-235. VŠCHT, Praha 2000.
25. * V. Strádal, Rudolf Matoušek: LOGAT. Sborník příspěvků 8. ročníku konference MATLAB 2000, 384-386. VŠCHT, Praha 2000.
26. * Miroslav Líčko, Rudolf Matoušek, Antonín Heřmánek: Alpha accelerator for RTW - Windows Target. Sborník příspěvků 8. ročníku konference MATLAB 2000, 197-201. VŠCHT, Praha 2000.
27. * Antonín Heřmánek, Rudolf Matoušek, Miroslav Líčko, Jiří Kadlec: FPGA implementation of logarithmic unit. Sborník příspěvků 8. ročníku konference MATLAB 2000, 84-90. VŠCHT, Praha 2000.
28. * Jiří Kadlec, Rudolf Matoušek, Christian Vialatte, J. N. Coleman: Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW. Sborník příspěvků 7. ročníku konference MATLAB '99, 84-90. VŠCHT, Praha 1999.

Other publications (19)
1. * Leoš Kafka, R. Kielbik, Rudolf Matoušek, J. M. Moreno: VPart: An automatic partitioning tool for dynamic reconfiguration. Abstract. FPGA 2005 - ACM/SIGDA Thirteenth International Symposium on Field-Programmable Gate Arrays, 263. ACM, Monterey 2005.
2. * Roman Bartosinski, Martin Daněk, Petr Honzík, Rudolf Matoušek: Dynamic reconfiguration in FPGA-based SoC designs. Abstract. FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays, 274. ACM, Monterey 2005.
3. * Martin Daněk, Rudolf Matoušek: Random Access FLASH Controller for Atmel FPSLIC. Research Report 2111. ÚTIA AV ČR, Praha 2004.
4. * Martin Daněk, Rudolf Matoušek: FLASH Formatter for the FLASH Expansion Board. Research Report 2112. ÚTIA AV ČR, Praha 2004.
5. * Martin Daněk, Rudolf Matoušek: Overlay Controller for Atmel FPSLIC. Research Report 2113. ÚTIA AV ČR, Praha 2004.
6. * Rudolf Matoušek, Petr Honzík: SDIO Interface for the FPSLIC. Research Report 2118. ÚTIA AV ČR, Praha 2004.
7. * Zdeněk Pohl, Jiří Kadlec, Miroslav Líčko, Rudolf Matoušek, Milan Tichý: Lattice IP Core used in Real-time Lattice Demo on XESS Board. (Program). ÚTIA AV ČR, Praha 2003.
8. * Miroslav Líčko, Radim Matulík, Rudolf Matoušek, Jiří Kadlec: Prototyping Board for CAK. (Program). ÚTIA AV ČR, Praha 2003.
9. * Rudolf Matoušek, Miroslav Líčko, Jiří Kadlec: European Logarithmic Microprocessor. (Program). ÚTIA AV ČR, Praha 2003.
10. * Miroslav Líčko, Jan Schier, Zdeněk Pohl, Jiří Kadlec, Milan Tichý, Rudolf Matoušek, Antonín Heřmánek: Logarithmic Arithmetic for Real Data Types and Support for MATLAB/SIMULINK Based Rapid-FPGA-Prototyping. Research Report 2069. ÚTIA AV ČR, Praha 2002.
11. * F. Albu, Jiří Kadlec, Ch. Softley, Rudolf Matoušek, Antonín Heřmánek: Implementation of Normalized RLS Lattice on Virtex. Research Report 2040. ÚTIA AV ČR, Praha 2001.
12. * Jiří Kadlec, Rudolf Matoušek, Miroslav Líčko: FPGA Implementation of Logarithmic Unit Core. Research Report 2007. ÚTIA AV ČR, Praha 2001.
13. * Rudolf Matoušek, Vít Strádal: LOGAT - Prelimitary Results. Research Report 2011. ÚTIA AV ČR, Praha 2001.
14. * Rudolf Matoušek, Miroslav Líčko, Antonín Heřmánek, Ch. Softley: Floating-Point-Like Arithmetic for FPGA. Research Report 2039. ÚTIA AV ČR, Praha 2001.
15. * F. Albu, Jiří Kadlec, Rudolf Matoušek, Antonín Heřmánek, J. N. Coleman: A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic. Research Report 2035. ÚTIA AV ČR, Praha 2001.
16. * Jiří Kadlec, Antonín Heřmánek, Ch. Softley, Rudolf Matoušek, Miroslav Líčko: 32-bit Logarithmic ALU for Handel-C 2.1 and Celoxica DK1. Research Report 2037. ÚTIA AV ČR, Praha 2001.
17. * Antonín Heřmánek, Jiří Kadlec, Rudolf Matoušek, Miroslav Líčko, Ch. Softley: Pipelined Logarithmic 32bit ALU for Celoxica DK1. Research Report 2034. ÚTIA AV ČR, Praha 2001.
18. * J. N. Coleman, Jiří Kadlec, Rudolf Matoušek, Zdeněk Pohl, Antonín Heřmánek: The European Logarithmic Microprocessor - a QRD RLS Applications. Research Report 2038. ÚTIA AV ČR, Praha 2001.
19. * Jiří Kadlec, F. Albu, Ch. Softley, Rudolf Matoušek, Antonín Heřmánek: RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic. Research Report 2036. ÚTIA AV ČR, Praha 2001.