(cze): Tato zpráva se zabývá emulací časově anotovaného ASIC netlistu pomocí FPGA. Pro přípravu původního ASIC netlistu pro emulaci včetně zpoždění jsme vytvořili nástroj SDFAn (SDF anotátor). Nástroj načte původní netlist a zpoždění pro jednotlivá hradla v tomto netlistu a vytvoří modifikovaný netlist, který se pak použije při emulaci v FPGA.

(eng): This application note deals with emulation of time-annotated ASIC netlist using FPGA. We developed the tool SDFAn, that is used for preparation of the original ASIC netlist for time-annotated emulation in FPGA. The tool processes the netlist and SDF file and creates modified netlist, that is used for emulation in FPGA.