Department of Pattern Recognition

(eng): An FPGA implementation of the FI-CMA algorithm using the Virtex-E and Virtex-II devices is presented. The algorithm consists of two parts: one, performing batch-QR decomposition of the data matrix, and second, used for an iterative equalizer optimization, using the columns of the Q-matrix as input. The resource reuse and minimization of the total latency have been emphasized. Logarithmic arithmetic library has been used for floating point calculations, required in algorithm.

(cze): V článku je prezentována FPGA implementace FI-CMA algoritmu s použitím obvodů Virtex-E a Virtex-II. Algoritmus se skládá ze dvou částí: v první se provádí QR rozklad datové matice, v druhé iterativní optimalizace ekvalizátoru, s použitím sloupců matice Q coby vstupu. Návrh je optimalizován s ohledem na vícenásobné využití prostředků a minimalizaci celkové latence. Operace v plovoucí řádové čárce, používané ve výpočtech, byly implementovány s použitím logaritmické aritmetické knihovny.