(eng): This paper presents high-level synthesis approach used to optimize computation speed of iterative DSP algorithms. It is based on cyclic scheduling method using formulation by ILP.

(cze): Navržený postup návrhu pro programovatelná logická pole nebo ASIC obvody umožňuje optimálně realizovat algoritmy pro zpracování signálu. Postup využívá schopností kompilátoru Handel-C vytvářet hardwarový popis algoritmu v závislosti na typu zadaného programovatelného obvodu. Navržený postup vychází ze zadání parametrů aritmetické jednotky použité pro výpočty a následném vyhledání optimálního rozvrhu operací pomocí celočíselného lineárního programování.