(eng): This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. Further a sample application is discussed that uses a dynamically reconfigurable FPGA to implement different floating-point calculations in hardware, reconfigured as required by the execution of the user code.

(cze): Tento text prezentuje architekturu, která podporuje dynamickou rekonfiguraci. Ukazuje její možnosti využití pro rozšíření a akceleraci výpočtů prováděných na SoC návrzích s mikroprocesory v pevné řádové čárce. Dále jsou rozebrány příklady využití dynamické rekonfigurace pro implementaci různých hardwarových koprocesorů implementující operace v pohyblivé řádové čárce, které se rekonfigurují na žádost uživatele. V závěru jsou porovnány platformy pro dynamickou rekonfiguraci dostupné na trhu.